DE0-Nano-SoC Kit/Atlas-SoC Kit

(Cyclone V Starter Kit)

• Mã hàng: DE0-Nano-SoC Kit/Atlas-SoC Kit -  Cyclone V Development Kit

• Đơn giá:  Liên hệ

• Nhà sản xuất: Terasic. Hàng mới 100%.
• Tên hàng: DE0-Nano-SoC Kit - P0286 /Atlas-SoC Kit - P0419
• Tình trạng: Liên hệ
• Liên hệ: 0934 993 253

Overview

The DE0-Nano-SoC Development Kit presents a robust hardware design platform built around the Altera System-on-Chip (SoC) FPGA, which combines the latest dual-core Cortex-A9 embedded cores with industry-leading programmable logic for ultimate design flexibility. Users can now leverage the power of tremendous re-configurability paired with a high-performance, low-power processor system. Altera’s SoC integrates an ARM-based hard processor system (HPS) consisting of processor, peripherals and memory interfaces tied seamlessly with the FPGA fabric using a high-bandwidth interconnect backbone. The DE0-Nano-SoC development board is equipped with high-speed DDR3 memory, analog to digital capabilities, Ethernet networking, and much more that promise many exciting applications.

The DE0-Nano-SoC Development Kit contains all the tools needed to use the board in conjunction with a computer that runs the Microsoft Windows XP or later.

Specification

The DE0-Nano-SoC board has many features that allow users to implement a wide range of designed circuits, from simple circuits to various multimedia projects.  

The following hardware is provided on the board: 

 FPGA Device  

• Altera Cyclone® V SE 5CSEMA4U23C6N device 
• Serial configuration device – EPCS128 
• USB-Blaster II onboard for programming; JTAG Mode 
• 2 push-buttons 
• 4 slide switches 
• 8 green user LEDs 
• Three 50MHz clock sources from the clock generator 
• Two 40-pin expansion header 
• One Arduino expansion header (Uno R3 compatibility), can connection with Arduino shields. 
• One 10-pin Analog input expansion header. (shared with Arduino Analog input) 
• A/D converter, 4-pin SPI interface with FPGA 

HPS (Hard Processor System)  

• 925MHz Dual-core ARM Cortex-A9 processor 
• 1GB DDR3 SDRAM (32-bit data bus) 
• 1 Gigabit Ethernet PHY with RJ45 connector 
• USB OTG Port, USB 
• Micro-AB connector Micro SD card socket 
• Accelerometer (I2C interface + interrupt) 
• UART to USB, USB Mini-B connector 
• Warm reset button and cold reset button 
• One user button and one user LED 
• LTC 2x7 expansion header 

Block Diagram of the DE0-Nano-SOC Board

Connectivity  

• Connect LT24

• Connect Arduino

Layout

• Size：68.59x96mm

Resources

DE0-Nano-SoC Resources  

        Documents

Title	Version	Size(KB)	Date Added	Download
DE0-Nano-SoC QSG	1.0.0	2485	2015-05-21
DE0-Nano-SoC User Manual	1.5	7619	2015-12-29

      CD-ROM

Title	Version	Size(KB)	Date Added	Download
DE0-Nano-SoC CD-ROM	1.1.0	-	2015-12-29

     Reference Designs with Selected Daughter Cards

Daughter Board	Version	Size(KB)	Date Added	Download
LT24	1.0.0	-	2015-06-02
Arduino 1.8" TFT	1.0.0	-	2015-06-02

     Linux BSP (Board Support Package): MicroSD Card Image

Title	Linux Kernel	Min. microSD Capacity	Size(KB)	Date Added	Download
Linux Console	3.13	4GB	108658	2015-05-13
Linux LXDE Desktop with Multi-Touch LCD	3.13		1828723	2016-01-21
VIP Camera With the HPS DDR3	3.13		19781	2016-01-29

Atlas-SoC Kit Resources  

     Reference Designs and Community Support

Title	Linux Kernel	Min. microSD Capacity	Size(KB)	Date Added	Download
Rocketboards.org	-	-	-	2015-07-31

     Documents

Title	Version	Size(KB)	Date Added	Download
Atlas-SoC User Manual	1.2	3944	2015-10-20
Atlas-SoC kit_QSG.pdf	1.1	2261	2015-10-08

     Please note that all the source codes are provided "as is". For further support or modification, please contact Terasic Support and your request will be transferred to Terasic Design Service. More resources about IP and Dev. Kit are available on Altera User Forums.

Atlas-SoC Examples:

1. RocketBoards Website 
2. VIP Camera With the HPS DDR3 on Atlas-SoC Kit | Projects | RocketBoards.org 
3. 2.4" Touch LCD Painter Demo on Atlas-SOC | RocketBoards.org 
4. Linux LXDE Desktop with Multi-Touch LCD on Atlas-SoC Kit | Projects | RocketBoards.org 
5. Digital Camera on Atlas-SoC kit | Projects | RocketBoards.org 
6. OpenCL Mandelbrot Demo on Atlas-SoC | Projects | RocketBoards.org 
7. Hands on SoC Demo | Projects | RocketBoards.org

Kit Contents

Same as ATLAS-SoC

• Color Box  
• DE0-Nano-SoC Board  
• Power DC Adapter  
• Type A to Mini-B USB Cable x1  
• Type A to Micro-B USB Cable x1  
• Sponsor Card

Different from ATLAS-SoC

• DE0-Nano-SoC Quick Start Guide ( Click Here to Download )  
• MicroSD Card ( For MicroSD Card Image, download here )

Same as DE0-Nano-SoC

• Color Box  
• ATLAS-SoC Board  
• Power DC Adapter  
• Type A to Mini-B USB Cable x1  
• Type A to Micro-B USB Cable x1  
• Sponsor Card

Different from DE0-Nano-SoC

• ATLAS-SoC Quick Start Guide ( Click Here to Download )  
• MicroSD Card ( For MicroSD Card Image, download here )

What's different between the DE0-Nano-SoC kit and the Atlas-SoC kit?          

The DE0-Nano-SoC kit  uses the same printed circuit board as the Altas-SoC development platform. The only difference is the getting-started process for the two kits. Both kits come with a unique set of reference designs, tools, and documentation providing very different user experiences. Here's how to decide which is better for you:

DE0-Nano-SoC: Designed for the hardware developer. It provides reference designs and tutorials to guide you through your first FPGA, HPS, and system designs.

Atlas-SoC: Designed for the embedded software developer. It boots Linux, runs web and VNC servers, and provides reference designs, development tools, and tutorials to accelerate the learning curve of developing software for SoCs.

Can’t decide which to use? Here’s how to get them both.

Regardless of which kit you have, the reference designs, tools, documentation, and SD card images are available for free download. Because the hardware is the same, you can turn a DE0-Nano-SoC kit  into an Atlas-SoC kit , or visa-versa, with a simple download and flash card update. Here's where to get the kit"soft" content:

For more details on the Atlas-SoC kit, please visit:  http://www.rocketboards.org/atlas-soc

Demo

• If the film is unavailable, please kindly try another link below:       

          http://www.youtube.com/embed/OoTcNsyfJRg  

Demo Downland Link  

• source code: DE0_Nano_SoC_LED_ROCK_SRC.zip 
• linux image: DE0_Nano_SoC_LED_ROCK.zip 

Spider application software for Andriod:  Terasic-spider.apk

HotLine: 0934 993 253

Skype: linhkienmach

 Email: linhkienmach@gmail.com

Fanpage: Linh Kiện Mạch - Mạch Thí Nghiệm FPGA

Nguồn Terasic

Kit DE1-SoC Board - Mạch Thí Nghiệm FPGA

(Cyclone V Starter Kit)

• Mã hàng: P0159. [DE1-SOC] ALTERA Cyclone V SOC Development Kit
• Xuất sứ: Taiwan.
• Đơn giá:  Liên hệ VND
• Nhà sản xuất: Terasic. Hàng mới 100%.
• Tên hàng: DE1 Soc Board
• Tình trạng: Liên hệ
• Tấm mạch in đã được lắp ráp hoàn chỉnh dùng cho thiết bị phát triển hệ thống nhúng trên FPGA
• Liên hệ: 0935 408 286 or 0934 993 253

Overview

The DE1-SoC Development Kit presents a robust hardware design platform built around the Altera System-on-Chip (SoC) FPGA, which combines the latest dual-core Cortex-A9 embedded cores with industry-leading programmable logic for ultimate design flexibility. Users can now leverage the power of tremendous re-configurability paired with a high-performance, low-power processor system. Altera’s SoC integrates an ARM-based hard processor system (HPS) consisting of processor, peripherals and memory interfaces tied seamlessly with the FPGA fabric using a high-bandwidth interconnect backbone. The DE1-SoC development board includes hardware such as high-speed DDR3 memory, video and audio capabilities, Ethernet networking, and much more.

The DE1-SOC Development Kit contains all components needed to use the board in conjunction with a computer that runs the Microsoft Windows XP or later ( 64-bit OS and Quartus II 64-bit are required to compile projects for DE1-SoC  ).

Specification

The DE1-SoC board has many features that allow users to implement a wide range of designed circuits, from simple circuits to various multimedia projects.

The following hardware is provided on the board:

FPGA Device

• Cyclone V SoC 5CSEMA5F31C6 Device
• Dual-core ARM Cortex-A9 (HPS)
• 85K Programmable Logic Elements
• 4,450 Kbits embedded memory
• 6 Fractional PLLs
• 2 Hard Memory Controllers

Configuration and Debug

• Quad Serial Configuration device – EPCQ256 on FPGA
• On-Board USB Blaster II (Normal type B USB connector)

Memory Device

• 64MB (32Mx16) SDRAM on FPGA
• 1GB (2x256Mx16) DDR3 SDRAM on HPS
• Micro SD Card Socket on HPS

Communication

• Two Port USB 2.0 Host (ULPI interface with USB type A connector)
• USB to UART (micro USB type B connector)
• 10/100/1000 Ethernet
• PS/2 mouse/keyboard
• IR Emitter/Receiver

Connectors

• Two 40-pin Expansion Headers (voltage levels: 3.3V)
• One 10-pin ADC Input Header
• One LTC connector (One Serial Peripheral Interface (SPI) Master ,one I2C and one GPIO interface)

Display

• 24-bit VGA DAC

Audio

• 24-bit CODEC, Line-in, line-out, and microphone-in jacks

Video Input

• TV Decoder (NTSC/PAL/SECAM) and TV-in connector

ADC

• Fast throughput rate: 1 MSPS
• Channel number: 8
• Resolution: 12 bits
• Analog input range : 0 ~ 2.5 V or 0 ~ 5V as selected via the RANGE bit in the control register

Switches, Buttons and Indicators

• 4 User Keys (FPGA x4)
• 10 User switches (FPGA x10)
• 11 User LEDs (FPGA x10 ; HPS x 1)
• 2 HPS Reset Buttons (HPS_RST_n and HPS_WARM_RST_n)
• Six 7-segment displays

Sensors

• G-Sensor on HPS

Power

• 12V DC input

Block Diagram of the DE1-SOC Board

Layout

• Size：166*130 mm

Resources

How to distinguish Rev B, Rev C and Rev D board?
Simply check the serial number on the board.

 Rev B

 Rev C

 Rev D

What is the part that has been changed?

The JTAG chain has been changed.For Rev C and Rev D board, the HPS comes before FPGA in the JTAG chain.
This is to bypass a bug in the DS-5 where reset can't function properly.

The difference between DE1-SoC Rev C and Rev D:
Both 5V and GPIO 3.3V power are provided by two different power module LTM4624 respectively in Rev C. In Rev D, 5V power is provided by one LTC3605 regulator instead of LTC4624, GPIO 3.3V power is provided by one original on-board LTC3605 regulator which provides all 3.3V power for DE1-SoC board.

Rev B JTAG chain: USB Blaster II ---> FPGA ---> HPS ---> USB Blaster II

Rev C and Rev D JTAG chain: USB Blaster II ---> HPS ---> FPGA ---> USB Blaster II

Changes in the CD-ROM

Item	Description
Schematic	JTAG Chain
User Manual	Modified Figures involving Quartus Programming and JTAG description
Demonstration Code	Batch file can automatically detect FPGA device index such that the code can be used for both revision boards.

Documents

Title	Version	Size(KB)	Date Added	Download
DE1-SoC User Manual(rev.C/rev.D Board)	1.1	10829	2014-06-11
DE1-SoC User Manual(rev.B Board)	1.0	9830	2014-02-07
DE1-SoC Learning Roadmap	1.0	2079	2014-02-07

BSP(Board Support Package) for Altera SDK OpenCL 14.0

Title	Linux Kernel	Size(KB)	Date Added	Download
DE1-SoC_openCL_BSP(.zip)	3.12	84.1 MB	2014-09-25
DE1-SoC_openCL_BSP(.tar.gz)	3.12	84.3 MB	2014-10-17

CD-ROM

Title	Version	Size(KB)	Date Added	Download
Quartus Download			2013-12-26
DE1SoC SystemBuilder	1.0.2		2014-10-03
DE1-SoC CD-ROM (rev.B Board)	1.2.0		2014-03-25
DE1-SoC CD-ROM (rev.C/rev.D Board)	3.1.0		2014-08-25

(  64-bit OS and Quartus II 64-bit  are required to compile projects for DE1-SoC  ) 

Linux BSP (Board Support Package): MicroSD Card Image

Title	Linux Kernel	Min. microSD Capacity	Size(KB)	Date Added	Download
Linux Console	3.12	4GB	66495	2014-01-14
Linux Console with framebuffer	3.12	4GB	328524	2014-03-24
Linux LXDE Desktop	3.12	8GB	1369526	2014-03-21
Linux Ubuntu Desktop	3.12	8GB	1136075	2014-02-11

Compare

Demo

Innovate with Altera DE1-SoC Board

DE1-SoC-MTL2 Demonstration

Demonstration

Title	Version	Size(KB)	Date Added	Download
Download source code of VIP Demonstration	-	136MB	2014-02-25

Kit Contents

• DE1-SoC Board
• DE1-SoC Quick Start Guide
• Type A to B USB Cable
• Type A to Mini-B USB Cable
• Power DC Adapter (12V)

Nguồn Terasic

TP.Hồ Chí Minh với - phát triển công nghệ chế tạo vi mạch

Thành phố sẽ tập trung phát triển công nghệ SOTB để đón đầu xu hướng toàn cầu đồng thời tạo bước nhảy vọt trong phát triển ngành công nghiệp vi mạch.

Tại Hội thảo về Công nghệ thiết kế và Chế tạo SOTB - Cơ hội lớn cho vi mạch Việt, vừa diễn ra tại TP HCM, ông Ngô Đức Hoàng – Giám đốc Trung tâm Nghiên cứu và Đào tạo thiết kế vi mạch (ICDREC) cho biết, đơn vị này sắp thử nghiệm thành công con chip được thiết kế và chế tạo bằng công nghệ tiên tiến nhất trên thế giới hiện nay.

“Công nghệ này đang là xu hướng trên thế giới và chúng tôi đang thực hiện, dự kiến đầu năm sau sẽ có sản phẩm. Khi hoàn thành, TP HCM sẽ bắt kịp với xu hướng công nghệ toàn cầu”, ông Hoàng nói.

Một trong các ứng dụng mà ICDREC thiết kế. Ảnh: D.T

Xu thế IoT (Internet of Things - Kết nối vạn vật) đang phát triển mạnh mẽ, các thiết bị tiêu thụ công suất thấp và dùng PIN là phần không thể thiếu trong xu thế này. Những thiết bị này yêu cầu công suất tiêu thụ rất thấp nhưng vi mạch có độ phức tạp và tích hợp ngày càng cao đã kéo theo sự gia tăng về công suất tiêu thụ.

Do đó, công nghệ thiết kế và chế tạo vi mạch tiên tiến SOTB (Silicon on Thin BOX) đã tạo ra cuộc cách mạng nhằm giảm công suất tiêu thụ cho vi mạch. Đây là một công nghệ mới, đầy tiềm năng đang được phát triển và ứng dụng ở các nước phát triển trên thế giới như Nhật, Mỹ, Pháp...

SOTB được kỳ vọng là công nghệ nòng cốt giúp Việt Nam nhanh chóng trở thành một trong những nước đi đầu trong lĩnh vực thiết kế vi mạch. SOTB được ứng dụng nhiều trong các lĩnh lực như giao thông, giáo dục, điện lực...

Tiến sĩ Lê Thái Hỷ - Giám đốc Sở Thông tin Truyền thông TP HCM - cho biết, để đưa được công nghệ SOTB về Việt Nam thì nhóm nghiên cứu mất thời gian khá dài. Nhóm nghiên cứu gồm nhiều thành viên tuổi đời từ 28-30, họ phải học hỏi các chuyên gia thông qua Internet rồi tự thực hiện..

Ông Tất Thành Cang – Phó chủ tịch UBND TP HCM – đánh giá cao việc ICDREC tập trung nghiên cứu về công nghệ SOTB. Tuy công nghệ này không mới lạ với thế giới nhưng là bước đột phá trong công nghệ phát triển vi mạch ở TP HCM cũng như cả nước. Bản thân SOTB rất nhỏ nhưng sẽ tạo thay đổi lớn lao ở thành phố.

“Tôi rất xúc động khi biết những thông tin này, TP HCM là nơi có ngành công nghiệp vi mạch phát triển nhưng chưa nhiều lãnh đạo hiểu được tầm quan trọng của nó. Thành phố sẽ có những hỗ trợ cho những hoạt động này bởi muốn trở thành đô thị hiện đại thì vi mạch là xương sống”, ông Cang nhấn mạnh.

Chip SG8V1, con chip đầu tiên của Việt Nam do ICDREC thiết kế.

Ông Cang cũng đánh giá cao những bước đi của ICDREC khi đơn vị này rời khỏi tư duy bao cấp. Đơn vị tự làm ra sản phẩm để phát triển chứ không nghiên cứu rồi để đấy… Phó chủ tịch UBND thành phố cũng cho biết, sắp tới sẽ làm việc nhiều hơn với Chương trình phát triển công nghiệp vi mạch, sắp xếp lại hoạt động, cơ cấu để ổn định, phát triển.

“Tôi sẽ triệu tập một cuộc gặp của các doanh nghiệp lớn, có nhiều ứng dụng trong đời sống cùng với ICDREC để thảo luận, liên kết để thương mại hóa sản phẩm...”, ông Cang nói.

Tại hội thảo, ICDREC cũng công bố biên bản ký kết với công ty Reresas (Nhật Bản) về việc hợp tác phát triển công nghệ SOTB về các lĩnh vực đào tạo, chuyển giao công nghệ, chế tạo thử nghiệm… tại Việt Nam. Đây được xem là một bước phát triển mới trong việc hợp tác phát triển ngành công nghiệp vi mạch nói chung cũng như sự hợp tác phát triển trong lĩnh vực SOTB nói riêng.

Nguồn vnexpress.net